PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-208690

(43) Date of publication of application: 26.07.2002

(51)Int.CI.

H01L 29/732 H01L 21/331 H01L 21/8222 H01L 27/06 H01L 21/8249

(21)Application number: 2001-001992

(22)Date of filing:

10.01.2001

(71)Applicant: SONY CORP

(72)Inventor: KURANOUCHI ATSUSHI

YASUSHIGE HIROAKI


MIWA HIROYUKI

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device, where a bipolar transistor having epitaxial base structure with especially improved high-frequency characteristics is mounted mixedly on the same semiconductor substrate as other field effect transistors and vertical bipolar transistors having the conventional base structure, and to provide the manufacturing method of the semiconductor device, whose manufacturing costs have been reduced.

SOLUTION: A vertical NPN bipolar transistor 52a, having an epitaxial base structure and a CMOS transistor 52b having an LDD structure are mixedly mounted onto a P-type (100) Si substrate 10, a second SiO2 film 30 is formed on a P-type intrinsic base layer 28a in a P-type epitaxial base layer 28 of 3 the vertical NPN bipolar transistor 52a, a sidewall spacer 34 is formed on the sidewall at an opening provided in the second SiO2 film 30, and an N-type emitter layer 38a is formed on the surface of the P-type intrinsic base layer 28a corresponding to the opening where the sidewall spacer 34 is formed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-208690 (P2002-208690A)

(43)公開日 平成14年7月26日(2002.7.26)


(51) Int.Cl. ⁷		識別記号	FΙ	デーマコート*(参考)
H01L	29/732 21/331		H01L 29	9/72 S 5 F 0 O 3
			27/06	7/06 101U 5F048
	21/8222		•	321B 5F082
	27/06			
	21/8249			
•	21,0210		審査請求	未請求 請求項の数6 OL (全 16 頁)
(21)出願番号	身	特願2001-1992(P2001-1992)	(71) 出願人	000002185
				ソニー株式会社
(22)出顧日		平成13年1月10日(2001.1.10)		東京都品川区北品川6丁目7番35号
			(72)発明者	倉野内 厚志
				東京都品川区北品川6丁目7番35号 ソニ
				一株式会社内
			(72)発明者	安茂 博章
				東京都品川区北品川6丁目7番35号 ソニ
				一株式会社内
			(74)代理人	
				弁理士 舘野 千惠子
			·	最終頁に統く

(54) [発明の名称] 半導体装置及びその製造方法

(57)【要約】

【課題】 特に高周波特性を改善したエピタキシャル・ベース構造のパイポーラトランジスタを他の電界効果トランジスタやコンベンショナルなベース構造の縦型パイポーラトランジスタと同一の半導体基板上に混載した半導体装置及びその製造コストを低減した製造方法を提供することを目的とする。

【解決手段】 エピタキシャル・ベース構造の縦型NPNバイボーラトランジスタ52aとLDD構造のCMOSトランジスタ52bとがP型(100)Si基板10上に混載され、縦型NPNバイボーラトランジスタ52aのP型エピタキシャル・ベース層28のP型真性ベース層28a上に第2のSiO2膜30が形成され、この第2のSiO2膜30に設けられた開口部の側壁にサイドウォールスペーサ34が形成され、このサイドウォールスペーサ34が形成された開口部に対応して、P型真性ベース層28a表面にN型エミッタ層38aが形成されている。



30

【特許請求の範囲】

【請求項1】 エビタキシャル・ベース層を有する縦型 バイポーラトランジスタと電界効果トランジスタとが同一の半導体基板上に混載された半導体装置であって、前記エピタキシャル・ベース層上に形成された絶縁膜に 開口部が設けられ、前記開口部における前記絶縁膜側壁 にサイドウォールスペーサが形成され、前記サイドウォールスペーサが形成された前記開口部を介して、前記エビタキシャル・ベース層表面に形成されたエミッタ領域 とエミッタ取り出し電極とが接続されていることを特徴 10とする半導体装置。

1

【請求項2】 エピタキシャル・ベース層を有する縦型 バイポーラトランジスタとイオン注入ベース領域を有す る縦型バイポーラトランジスタが同一の半導体基板上に 混載された半導体装置であって、

前記エピタキシャル・ベース層上に形成された絶縁膜に 開口部が設けられ、前記開口部における前記絶縁膜側壁 にサイドウォールスペーサが形成され、前記サイドウォ ールスペーサが形成された前記開口部を介して、前記エ ピタキシャル・ベース層表面に形成されたエミッタ領域 とエミッタ取り出し電極とが接続されていることを特徴 とする半導体装置。

【請求項3】 請求項2記載の半導体装置において、前記イオン注入ベース領域上に形成された絶縁膜に開口部が設けられ、前記開口部における前記絶縁膜側壁にサイドウォールスペーサが形成され、前記サイドウォールスペーサが形成された前記開口部を介して、前記イオン注入ベース領域表面に形成されたエミッタ領域とエミッタ取り出し電極とが接続されていることを特徴とする半導体装置。

【請求項4】 エピタキシャル・ベース層を有する縦型 バイポーラトランジスタと電界効果トランジスタとが同 一の半導体基板上に混載された半導体装置の製造方法で あって

前記半導体基板上の縦型バイポーラトランジスタ形成領 域及び電界効果トランジスタ形成領域に、コレクタ領域 及びウェル領域をそれぞれ形成する第1の工程と、

前記ウェル領域上にゲート電極を形成した後、前記ゲート電極をマスクとして前記ウェル領域表面に所定の不純物を添加し、低濃度不純物領域を形成する第2の工程と、

基体全面に第1の絶縁膜を形成した後、前記コレクタ層上の前記第1の絶縁膜を選択的にエッチング除去して、エピタキシャル・ベース形成予定領域を開口する第3の工程と、

基体全面にエピタキシャル層を成長させて、前記エピタキシャル・ベース形成予定領域に露出した前記コレクタ層上に単結晶層を形成すると共に、前記第1の絶縁膜上に多結晶層を形成した後、前記エピタキシャル層をパターニングして、前記コレクタ層上の前記単結晶層及び前

記単結晶層に連なる前記多結晶層からなるエピタキシャ ル・ベース層を形成する第4の工程と、

基体全面に第2の絶縁膜を形成した後、前記エピタキシャル・ベース層の前記単結晶層上の前記第2の絶縁膜を 選択的にエッチング除去して、エミッタ形成予定領域を 開□する開□部を形成する第5の工程と、

基体全面に第3の絶縁膜を形成した後、前記第3の絶縁膜を異方性エッチングして、前記開口部における前記第2の絶縁膜側壁に、前記第3の絶縁膜からなるサイドウォールスペーサを形成する第6の工程と、

前記開口部内に露出した前記エピタキシャル・ベース層の前記単結晶層上に、エミッタ取り出し電極を形成した後、前記エミッタ取り出し電極から所定の不純物を拡散して、前記エピタキシャル・ベース層の前記単結晶層表面にエミッタ領域を形成する第7の工程と、

前記第2及び第1の絶縁膜を異方性エッチングして、前記第2及び第1の絶縁膜からなるサイドウォールスペーサを前記ゲート電極側壁に形成した後、前記ゲート電極及び前記サイドウォールスペーサをマスクとして前記ウェル領域表面に所定の不純物を添加し、高濃度不純物領域を形成して、前記低濃度不純物領域及び前記高濃度不純物領域からなるソース・ドレイン領域を形成する第8の工程と、

を有することを特徴とする半導体装置の製造方法。

【請求項5】 請求項4記載の半導体装置の製造方法に おいて、

前記第8の工程における前記ウェル領域表面に所定の不 純物を添加して高濃度不純物領域を形成する際、同時的 に、前記コレクタ領域表面の所定の領域に前記所定の不 純物を添加してコレクタ取り出し領域を形成し、又は前 記エピタキシャル・ベース層の前記多結晶層表面に前記 所定の不純物を添加して外部ベース領域を形成すること を特徴とする半導体装置の製造方法。

【請求項6】 エピタキシャル・ベース層を有する第1の縦型バイポーラトランジスタとイオン注入ベース領域を有する第2の縦型バイポーラトランジスタが同一の半導体基板上に混載された半導体装置の製造方法であって

前記半導体基板上の第1及び第2の縦型バイポーラトランジスタ形成領域に、第1及び第2のコレクタ層をそれぞれ形成した後、イオン注入法を用いて前記第2のコレクタ層表面に不純物を選択的に添加し、イオン注入ベース領域を形成する第1の工程と、

基体全面に第1の絶縁膜を形成した後、前記第1のコレクタ層上の前記第1の絶縁膜を選択的にエッチング除去して、エピタキシャル・ベース形成予定領域を開口する第2の工程と、

基体全面にエピタキシャル層を成長させて、前記エピタキシャル・ベース形成予定領域に露出した前記第1のコレクタ層上に単結晶層を形成すると共に、前記第1の絶

縁膜上に多結晶層を形成した後、前記エピタキシャル層 をパターニングして、前記第1のコレクタ層上の前記単 結晶層及び前記単結晶層に連なる前記多結晶層からなる エピタキシャル・ベース層を形成する第3の工程と、

基体全面に第2の絶縁膜を形成した後、前記エピタキシャル・ベース層上の前記第2の絶縁膜及び前記イオン注入ベース領域上の前記第2及び第1の絶縁膜を選択的にエッチング除去して、第1及び第2のエミッタ形成予定領域を開口する第1及び第2の開口部を形成する第4の工程と、

基体全面に第3の絶縁膜を形成した後、前記第3の絶縁膜を異方性エッチングして、前記第1の開口部における前記第2の絶縁膜側壁並びに前記第2の開口部における前記第1及び第2の絶縁膜側壁に、前記第3の絶縁膜からなる第1及び第2のサイドウォールスペーサをそれぞれ形成する第6の工程と、

前記第1及び第2のサイドウォールスペーサが形成された前記第1及び第2の開口部内に露出する前記エピタキシャル・ペース層及び前記イオン注入ペース領域上に、第1及び第2のエミッタ取り出し電極をそれぞれ形成し

た後、前記第1及び第2のエミッタ取り出し電極から所定の不純物を拡散して、前記エピタキシャル・ベース層及び前記イオン注入ベース領域の表面に、第1及び第2のエミッタ領域をそれぞれ形成する第7の工程と、

を有することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置及びその 製造方法に係り、特にエピタキシャル・ベース層を有す るエピタキシャル・ベース構造の縦型パイポーラトラン ジスタが、他の電界効果トランジスタやイオン注入ベー ス領域を有するコンベンショナルなベース構造の縦型パ イポーラトランジスタと共に混載されている半導体装置 及びその製造方法に関するものである。

[0002]

【従来の技術】近年のバイポーラ(Bipolar)集積回路においては、その高速化、高性能化のため、エビタキシャル・ベース構造のバイポーラトランジスタの研究・開発が行われている。そして、この技術分野における興味は、このエピタキシャル・ベース構造のバイボーラトランジスタとCMOS(Complementary Metal Oxide Semiconductor)トランジスタとを同一の半導体基板上に如何に混載するかに集中しており、これまでにも種々の製造プロセスが提案されている。

[0003]

【発明が解決しようとする課題】ところで、エピタキシャル・ベース構造の縦型パイポーラトランジスタにおいては、エピタキシャル・ベース層を形成する際、単結晶層と多結晶層とが同時的に成長するため、このような単結晶部分と多結晶部分とを有するエピタキシャル・ベー

ス層の利点を最大限に生かすように素子構造を最適化することが非常に重要になっている。また、エピタキシャル・ベース構造の縦型パイポーラトランジスタを用いて高速化、高性能化を追求する際に、その一環として、電流遮断周波数 f_{X} などの高周波特性を改善するために、ベース抵抗を如何に低減するかも大きな課題となっている。

【0004】更に、エピタキシャル・ベース構造の縦型 バイボーラトランジスタを、他の電界効果トランジスタ やコンベンショナルなベース構造の縦型バイボーラトラ ンジスタと同一の半導体基板上に混載する場合に、その 工程を如何に共有化して、製造コストを低減させること も、この後の開発における重要な鍵となっている。しか し、微細化が進み、トランジスタのアスペクト比が益々 大きくなっているCMOSの製造プロセスに、更に縦方 向の段差の大きなバイボーラトランジスタの製造プロセ スを組み合わせる場合、配線工程等が複雑になり、製造 コストが増大してしまうというのが実情である。

【0005】そこで本発明は、上記事情に鑑みてなされたものであって、特に高周波特性を改善したエピタキシャル・ベース構造のバイボーラトランジスタを他の電界効果トランジスタやコンベンショナルなベース構造の縦型バイボーラトランジスタと同一の半導体基板上に混載した半導体装置及びその製造コストを低減することが可能な製造方法を提供することを目的とする。

[0006]

【課題を解決するための手段】上記課題は、以下に述べ る本発明に係る半導体装置及びその製造方法によって達 成される。即ち、請求項1に係る半導体装置は、エピタ キシャル・ベース層を有する縦型バイポーラトランジス タと電界効果トランジスタとが同一の半導体基板上に混 載された半導体装置であって、エピタキシャル・ベース 層上に形成された絶縁膜に開口部が設けられ、との開口 部における絶縁膜側壁にサイドウォールスペーサが形成 され、このサイドウォールスペーサが形成された開口部 を介して、エピタキシャル・ベース層表面に形成された エミッタ領域とエミッタ取り出し電極とが接続されてい ることを特徴とする。なお、ここで、「エピタキシャル ・ベース層」とは、エピタキシャル法を用い、コレクタ 40 層に接続させて形成したベース層をいうものとし、との エピタキシャル・ベース層を有する縦型バイポーラトラ ンジスタをエピタキシャル・ベース構造の縦型パイポー ラトランジスタと呼ぶことにする。

[0007] このように請求項1に係る半導体装置においては、エピタキシャル・ベース層上の絶縁膜に設けられた開口部の側壁にサイドウォールスペーサが形成されていることにより、このサイドウォールスペーサが形成された開口部の大きさは通常のリソグラフィ法を用いた開口部形成技術の限界を超えて小さくなることが可能になる。このため、このサイドウォールスペーサが形成さ

れた開口部を介して、エピタキシャル・ベース層表面に 形成されたエミッタ領域とエミッタ取り出し電極とが接続されている場合、このエミッタ領域を通常の場合以上 に微細化することが可能になる。そして、このエミッタ 領域の微細化に伴い、エピタキシャル・ベース層も微細 化され、そのベース抵抗を低減することが可能になる。 従って、同一の半導体基板上に電界効果トランジスタと 混載されたエピタキシャル・ベース構造の縦型パイポー ラトランジスタの高周波特性を向上させた高性能、高信 頼性の半導体装置が実現される。

【0008】また、請求項2に係る半導体装置は、エピ タキシャル・ベース層を有する縦型バイボーラトランジ スタとイオン注入ベース領域を有する縦型バイポーラト ランジスタが同一の半導体基板上に混載された半導体装 置であって、エピタキシャル・ベース層上に形成された 絶縁膜に開口部が設けられ、との開口部における絶縁膜 側壁にサイドウォールスペーサが形成され、とのサイド ウォールスペーサが形成された前記開口部を介して、エ ビタキシャル・ベース層表面に形成されたエミッタ領域 とエミッタ取り出し電極とが接続されていることを特徴 20 とする。なお、ここで、「イオン注入ベース領域」と は、イオン注入を用い、コレクタ層表面に所定の不純物 イオンを注入した後、その不純物イオンを活性化させて 形成したベース領域をいうものとし、このイオン注入ベ ース領域を有する縦型バイポーラトランジスタをコンベ ンショナルなベース構造の縦型バイポーラトランジスタ と呼ぶととにする。

【0009】このように請求項2に係る半導体装置においては、そのエピタキシャル・ベース層を有するエピタキシャル・ベース構造の縦型バイボーラトランジスタが、上記請求項1の場合と同様な構造をなしていることにより、エミッタ領域の微細化に伴いエピタキシャル・ベース層も微細化されてそのベース抵抗を低減することが可能になるため、同一の半導体基板上にコンベンショナルなベース構造の縦型バイボーラトランジスタと混載されたエピタキシャル・ベース構造の縦型バイボーラトランジスタの高周波特性を向上させた高性能、高信頼性の半導体装置が実現される。

【0010】なお、上記請求項2に係る半導体装置において、そのイオン注入ベース領域上に形成された絶縁膜に開口部が設けられ、との開口部における絶縁膜側壁にサイドウォールスペーサが形成され、このサイドウォールスペーサが形成された開口部を介して、イオン注入ベース領域表面に形成されたエミッタ領域とエミッタ取り出し電極とが接続されていることが好適である(請求項3)。

【0011】との場合、エビタキシャル・ベース構造の 物領域からなるLDD(Lightly Doped Drain-Source) 縦型バイボーラトランジスタのみならず、コンベンショ 構造の電界効果トランジスタとを作製する場合、エビタ ナルなベース構造の縦型バイボーラトランジスタにおい キシャル・ベース層を形成した後、基体全面に形成した ても、エミッタ領域の微細化に伴いイオン注入ベース領 50 第2の絶縁膜を選択的にエッチング除去して、エミッタ

域も微細化されてそのベース抵抗を低減することが可能 になるため、上記請求項2の場合よりも更に高周波特性 を向上させた高性能、高信頼性の半導体装置が実現され

【0012】また、請求項4に係る半導体装置の製造方 法は、エピタキシャル・ベース層を有する縦型パイポー ラトランジスタと電界効果トランジスタとが同一の半導 体基板上に混載された半導体装置の製造方法であって、 半導体基板上の縦型バイポーラトランジスタ形成領域及 10 び電界効果トランジスタ形成領域に、コレクタ領域及び ウェル領域をそれぞれ形成する第1の工程と、このウェ ル領域上にゲート電極を形成した後、このゲート電極を マスクとしウェル領域表面に所定の不純物を添加し、低 濃度不純物領域を形成する第2の工程と、基体全面に第 1の絶縁膜を形成した後、コレクタ層上の第1の絶縁膜 を選択的にエッチング除去して、エピタキシャル・ベー ス形成予定領域を開口する第3の工程と、基体全面にエ ピタキシャル層を成長させて、エピタキシャル・ベース 形成予定領域に露出したコレクタ層上に単結晶層を形成 すると共に、第1の絶縁膜上に多結晶層を形成した後、 エピタキシャル層をパターニングして、コレクタ層上の 単結晶層及びとの単結晶層に連なる多結晶層からなるエ ピタキシャル・ベース層を形成する第4の工程と、基体 全面に第2の絶縁膜を形成した後、エピタキシャル・ベ ース層上の第2の絶縁膜を選択的にエッチン**グ**除去し て、エミッタ形成予定領域を開口する開口部を形成する 第5の工程と、基体全面に第3の絶縁膜を形成した後、 この第3の絶縁膜を異方性エッチングして、開口部にお ける第2の絶縁膜側壁に、第3の絶縁膜からなるサイド ウォールスペーサを形成する第6の工程と、開口部内に 露出したエピタキシャル・ベース層の単結晶層上に、エ ミッタ取り出し電極を形成した後、このエミッタ取り出 し電極から所定の不純物を拡散して、エピタキシャル・ ベース層の単結晶層表面にエミッタ領域を形成する第7 の工程と、第2及び第1の絶縁膜を異方性エッチングし て、これら第2及び第1の絶縁膜からなるサイドウォー ルスペーサをゲート電極側壁に形成した後、ゲート電極 及びサイドウォールスペーサをマスクとしてウェル領域 表面に所定の不純物を添加し、髙濃度不純物領域を形成 して、低濃度不純物領域及び高濃度不純物領域からなる ソース・ドレイン領域を形成する第8の工程と、を有す ることを特徴とする。

【0013】このように請求項4に係る半導体装置の製造方法においては、同一の半導体基板上に、エピタキシャル・ベース構造の縦型パイポーラトランジスタと、ソース・ドレイン領域が低濃度不純物領域及び高濃度不純物領域からなるLDD (Lightly Doped Drain-Source)構造の電界効果トランジスタとを作製する場合、エピタキシャル・ベース層を形成した後、基体全面に形成した第2の絶縁時を環状的にエッチング除去して、エミッタ

形成予定領域を開口する開口部を形成し、更に基体全面 に形成した第3の絶縁膜を異方性エッチングして、 開口 部における第2の絶縁膜側壁に第3の絶縁膜からなるサ イドウォールスペーサを形成することにより、このサイ ドウォールスペーサが形成された開口部の大きさは通常 のリソグラフィ法を用いた開口部形成技術の限界を超え て小さくなることが可能になる。このため、サイドウォ ールスペーサが形成された開口部内に露出したエピタキ シャル・ベース層の単結晶層上にエミッタ取り出し電極 を形成した後、このエミッタ取り出し電極から所定の不 10 純物を拡散して、エピタキシャル・ベース層の単結晶層 表面にエミッタ領域を形成すると、このエミッタ領域を 通常の場合以上に微細化することが可能になる。そし て、とのエミッタ領域の微細化に伴い、エピタキシャル ・ベース層も微細化され、そのベース抵抗を低減すると とが可能になる。従って、同一の半導体基板上にLDD 構造の電界効果トランジスタと混載されたエピタキシャ ル・ベース構造の縦型バイボーラトランジスタの髙周波 特性を向上させた高性能、高信頼性の半導体装置が作製 される。

【0014】しかも、その縦型バイポーラトランジスタ の製造プロセスにおいて、エピタキシャル・ベース層の 単結晶層領域を確定する開□部の形成に、第1の絶縁膜 の形成が不可欠であり、エピタキシャル・ベース層表面 に形成するエミッタ領域の確定やエピタキシャル・ベー ス層とエミッタ取り出し電極との絶縁分離に、第2の絶 縁膜の形成が不可欠であるが、これら第1及び第2の絶 **縁膜は、電界効果トランジスタのLDD構造のソース・** ドレイン領域を形成するために必要なゲート電極側壁の サイドウォールスペーサの形成に使用される。従って、 工程数の増加が抑制され、その製造コストの増大が防止 される。

【0015】なお、上記請求項4に係る半導体装置の製 造方法において、前記第8の工程におけるウェル領域表 面に所定の不純物を添加して髙濃度不純物領域を形成す る際に、同時的に、コレクタ領域表面の所定の領域に所 定の不純物を添加してコレクタ取り出し領域を形成し、 或いはまたエピタキシャル・ベース層の多結晶層表面に 前記所定の不純物を添加して外部ベース領域を形成する ことが好適である(請求項5)。

【0016】との場合、エピタキシャル・ベース構造の 縦型バイポーラトランジスタにおけるコレクタ取り出し 領域の形成工程、又はエピタキシャル・ベース層の外部 ベース領域の形成工程が、電界効果トランジスタにおけ るLDD構造の髙濃度不純物領域の形成工程と共有化さ れるため、更に工程数の増加が抑制され、その製造コス トの増大が防止される。そして、この電界効果トランジ スタがCMOSトランジスタのように相補型トランジス タの場合は、エピタキシャル・ベース構造の縦型パイポ ーラトランジスタにおけるコレクタ取り出し領域の形成 及びエピタキシャル・ベース層の外部ベース領域の形成 の両方の工程がそれぞれに電界効果トランジスタにおけ るLDD構造の髙浪度不純物領域の形成工程と共有化さ れることになり、製造コストの増大がより有効に防止さ れる。

【0017】また、請求項6に係る半導体装置の製造方 法は、エピタキシャル・ベース層を有する第1の縦型バ イポーラトランジスタとイオン注入ベース領域を有する 第2の縦型バイボーラトランジスタが同一の半導体基板 上に混載された半導体装置の製造方法であって、半導体 基板上の第1及び第2の縦型バイポーラトランジスタ形 成領域に、第1及び第2のコレクタ層をそれぞれ形成し た後、イオン注入法を用いてこの第2のコレクタ層表面 に不純物を選択的に添加し、イオン注入ベース領域を形 成する第1の工程と、基体全面に第1の絶縁膜を形成し た後、第1のコレクタ層上の第1の絶縁膜を選択的にエ ッチング除去して、エピタキシャル・ベース形成予定領 域を開口する第2の工程と、基体全面にエピタキシャル 層を成長させて、エピタキシャル・ベース形成予定領域 に露出した第1のコレクタ層上に単結晶層を形成すると 20 共に、第1の絶縁膜上に多結晶層を形成した後、エビタ キシャル層をバターニングして、第1のコレクタ層上の 単結晶層及びこの単結晶層に連なる多結晶層からなるエ ピタキシャル・ベース層を形成する第3の工程と、基体 全面に第2の絶縁膜を形成した後、エピタキシャル・ベ ース層上の第2の絶縁膜及びイオン注入ベース領域上の この第2及び第1の絶縁膜を選択的にエッチング除去し て、第1及び第2のエミッタ形成予定領域を開口する第 1及び第2の開口部を形成する第4の工程と、基体全面 に第3の絶縁膜を形成した後、この第3の絶縁膜を異方 性エッチングして、第1の開口部における第2の絶縁膜 側壁並びに第2の開口部における第1及び第2の絶縁膜 側壁に、第3の絶縁膜からなる第1及び第2のサイドウ ォールスペーサをそれぞれ形成する第6の工程と、これ **ら第1及び第2のサイドウォールスペーサが形成された** 第1及び第2の開口部内に露出するエピタキシャル・ベ ース層の単結晶層及びイオン注入ベース領域上に、第 1 及び第2のエミッタ取り出し電極をそれぞれ形成した 後、これら第1及び第2のエミッタ取り出し電極から所 定の不純物を拡散して、エピタキシャル・ベース層の単 40 結晶層及びイオン注入ベース領域の表面に、第1及び第 2のエミッタ領域をそれぞれ形成する第7の工程と、を 有することを特徴とする。

【0018】とのように請求項6に係る半導体装置の製 造方法においては、同一の半導体基板上にエピタキシャ ル・ベース層を有する第1の縦型バイボーラトランジス タとイオン注入ベース領域を有する第2の縦型パイポー ラトランジスタを作製する場合、イオン注入ベース領域 及びエピタキシャル・ベース層をそれぞれ形成した後 に、基体全面に形成した第2及び第1の絶縁膜を選択的

50

にエッチング除去して、第1及び第2のエミッタ形成予 定領域を開口する第1及び第2の開口部を形成し、更に 基体全面に形成した第3の絶縁膜を異方性エッチングし て、第1の開口部における第2の絶縁膜側壁並びに第2 の開口部における第1及び第2の絶縁膜側壁に第3の絶 縁膜からなる第1及び第2のサイドウォールスペーサを それぞれ形成することにより、これら第1及び第2のサ イドウォールスペーサが形成された第1及び第2の開口 部の大きさは通常のリソグラフィ法を用いた開口部形成 技術の限界を超えて小さくすることが可能になる。この 10 ため、第1及び第2のサイドウォールスペーサが形成さ れた第1及び第2の開口部内に露出するエピタキシャル ・ベース層の単結晶層及びイオン注入ベース領域上に、 第1及び第2のエミッタ取り出し電極をそれぞれ形成し た後、これら第1及び第2のエミッタ取り出し電極から 所定の不純物を拡散して、エピタキシャル・ベース層の 単結晶層及びイオン注入ベース領域の表面に第1及び第 2のエミッタ領域をそれぞれ形成すると、これら第1及 び第2のエミッタ領域を通常の場合以上に微細化すると とが可能になる。そして、これら第1及び第2のエミッ タ領域の微細化に伴い、エピタキシャル・ベース層及び イオン注入ベース領域も微細化され、そのベース抵抗を 低減することが可能になる。従って、同一の半導体基板 上に混載されたエピタキシャル・ベース構造の縦型バイ ポーラトランジスタ及びコンベンショナルなベース構造 の縦型バイポーラトランジスタの髙周波特性を向上させ た高性能、高信頼性の半導体装置が作製される。

【0019】しかも、エピタキシャル・ベース構造の縦型バイボーラトランジスタ及びコンベンショナルなベース構造の縦型バイボーラトランジスタの製造プロセスに 30 おいて、エピタキシャル・ベース層を形成する工程及びイオン注入ベース領域を形成する工程を除けば、殆どの工程が共有化されるため、工程数の増加が抑制され、その製造コストの増大が防止される。

[0020]

【発明の実施の形態】以下、添付図面を参照しながら、 本発明の実施の形態を説明する。

(第1の実施形態)図1は本発明の第1の実施形態に係るエピタキシャル・ベース構造の縦型NPNバイポーラトランジスタとLDD構造のCMOSトランジスタとが同一の半導体基板上に混載されている半導体装置を示す 概略断面図であり、図2〜図6はそれぞれ図1に示す半 導体装置の製造方法を説明するための工程断面図であ

【0021】図1に示されるように、エピタキシャル・ベース構造の縦型NPNバイポーラトランジスタ52a とLDD構造のPMOSトランジスタ52p及びNMO Sトランジスタ52nからなるCMOSトランジスタ5 2bとが同一のP型(100)Si基板10上に混載されている。 10

【0022】そして、一方の縦型NPNバイボーラトランジスタ52aにおいては、P型(100)Si基板10上に、N*型コレクタ埋め込み領域12aが形成され、これらP型(100)Si基板10及びN*型コレクタ埋め込み層12a上に、比抵抗1~5Ω・cm、厚さ0.5~1.5μmのN型コレクタ層14aが形成され、このN型コレクタ層14a表面に、N*型コレクタ埋め込み層12aに達する高濃度のN型ブラグイン領域20a表面に、より高濃度のN型取り出し領域44aが形成されている。

【0023】また、N型コレクタ層14a表面に接合して、SiやSiGeからなるP型エピタキシャル・ベース層28が形成されている。このP型エピタキシャル・ベース層28は、N型コレクタ層14a上に形成された単結晶のP型真性(Intrisic)ベース層28aと、第1のSiO。 膜26上に形成された多結晶のP型外部(Graft)ベース層28bとから構成されている。なお、一般に真性ベース層という場合、エミッタ直下の領域をいうが、ここでは更に真性ベース層と外部ベース領域との間のリンク部分を含めて真性ベース層と呼ぶことにする。

[0024]また、このP型エピタキシャル・ベース層28のP型真性ベース層28a上には、第2のSiO 腹30が形成され、この第2のSiO₂ 膜30に設けられた開口部の側壁には、SiO₂ 膜からなるサイドウォールスペーサ(Side WallSpacer)34が形成され、このサイドウォールスペーサ34が形成された開口部に対応して、P型真性ベース層28a表面にN型エミッタ層38aが形成されている。即ち、このN型エミッタ層38aが形成されている。即ち、このN型エミッタ層38aが形成されている。即ち、このN型エミッタ層38aが形成されている。即ち、このN型エミッタ層38aが形成されている開口部の大きさに規定されており、この点に本実施形態の特徴がある。

【0025】そして、このサイドウォールスペーサ34が形成されている開口部を介して、P型真性ペース層28a表面のN型エミッタ層38aに接続する導電化された多結晶Si層からなるエミッタ取り出し電極36aが形成されている。このエミッタ取り出し電極36aが形成されている。 膜30及びサイドウォールスペーサ34によってP型エピタキシャル・ベース層28と絶縁分離されている。

[0026]また、エミッタ取り出し電極36a上面を被覆する絶縁膜40及びオーバーコート膜48に開口されたコンタクトホールを介して、エミッタ取り出し電極36a、P型エピタキシャル・ベース層28のP型外部ベース層28b、及びN型プラグイン領域20aにそれぞれ接続するエミッタ電極50Ea、ベース電極50Ba、及びコレクタ電極50Caが形成されている。このようにして、縦型NPNバイポーラトランジスタ52aが構成されている。

【0027】また、他方のNMOSトランジスタ52n 及びPMOSトランジスタ52pからなるCMOSトランジスタ52bにおいては、P型(100)Si基板10上にN⁺型埋め込み領域12bが形成され、これらP型(100)Si基板10及びN⁺型埋め込み層12b上にN型エピタキシャル層14が形成され、このN型エピタキシャル層14表面にはN⁺型埋め込み層12bに達するP型ウェル領域18bが形成されている。また、このP型ウェル領域18b表面の所定の領域には、N型ウェル領域20bが形成されている。

【0028】そして、とのN型ウェル領域20b表面には、P型高濃度不純物領域及びP型LDD領域24pからなるLDD構造のP型ソース領域46SpとP型ドレイン領域46Dpとが相対して形成され、とれらP型ソース領域46SpとP型ドレイン領域46Dpとに挟まれたチャネル領域上に、ゲート酸化膜(図示せず)を介してゲート電極22pが形成されている。また、とのゲート電極22pが形成されている。また、とのゲート電極22pの側壁には、LDDサイドウォールスペーサ42が形成されている。更に、オーバーコート膜48に開口されたコンタクトホールを介して、P型ソースの領域46Sp及びP型ドレイン領域46Dpにそれぞれ接続するソース電極50Sp及びドレイン電極50Dpが形成されている。このようにして、PMOSトランジスタ52pが構成されている。

【0029】また、このPMOSトランジスタ52pに 隣接して、同様の構造をなすNMOSトランジスタ52 nが形成されている。即ち、P型ウェル領域18b表面 に、N型髙濃度不純物領域及びN型LDD領域24nか らなるLDD構造のN型ソース領域46SnとN型ドレ イン領域46Dnとが相対して形成され、これらN型ソ ース領域46SnとN型ドレイン領域46Dnとに挟ま れたチャネル領域上に、ゲート酸化膜(図示せず)を介 してゲート電極22nが形成されている。また、とのゲ ート電極22nの側壁には、LDDサイドウォールスペ ーサ42が形成されている。更に、オーバーコート膜4 8に開口されたコンタクトホールを介して、N型ソース 領域46Sn及びN型ドレイン領域46Dnにそれぞれ 接続するソース電極50Sn及びドレイン電極50Dn が形成されている。このようにして、NMOSトランジ スタ52nが構成されている。

【0031】次に、図1示すエピタキシャル・ベース構結晶Si層及びWSi層を順に形成し、これらWSi層 造の縦型NPNパイポーラトランジスタ52aとLDD 50 及び多結晶Si層を、リソグラフィ技術により形成した

構造のCMOSトランジスタ52bとが同一のP型(100)Si基板10上に混載されている半導体装置の製造方法を説明する。先ず、図2に示されるように、P型(100)Si基板10表面の縦型NPNバイボーラトランジスタ形成領域及びCMOSトランジスタ形成領域及びCMOSトランジスタ形成領域に、Sb2O。を用いた温度1200℃におけるSbの気相拡散により、N+型コレクタ埋め込み領域12a及びN+型埋め込み領域12bをそれぞれ形成する。その後、エピタキシャル成長法を用いて、基体全面に比抵抗1~5Ω・cm、厚さ0.5~1.5μmのN型エピタキシャル層14を形成する。なお、これ以降、縦型NPNバイボーラトランジスタ形成領域のN型エピタキシャル層14をN型コレクタ層14aと呼ぶことにする。

【0032】続いて、LOCOS(Local Oxidation of Silicon) 法を用いて、N型エピタキシャル層14表面の選択酸化を行う。即ち、基体全面を熱酸化して、厚さ50nmのSiO2 膜(図示せず)を形成した後、CVD(Chemical Vapor Deposition:化学的気相成長)法により、厚さ100nmのSi。N4 膜(図示せず)を形成する。そして、これらSi。N4 膜及びSiO2 膜を選択的にエッチング(Etching)除去して、アクティブ領域を開口するパターンを形成した後、このSi。N4 膜をマスクとして、温度1000~1050でのスチーム(Steam)酸化により、素子分離領域のN型エピタキシャル層14表面に厚さ300~800nmのフィールド(Field)酸化膜16を形成する。

【0033】続いて、Sis N。膜を除去した後、加 速電圧100~720keV、ドーズ量1×10¹²~ 5×10^{1 3} c m^{- 2} の条件によるB (Boron; ボロ ン) イオン注入を複数回行い、素子分離領域のフィール ド酸化膜16下にP型(100)Si基板10にまで達 するP型ウェル領域18を形成すると共に、CMOSト ランジスタ形成領域のN型エビタキシャル層14表面に N⁺ 型埋め込み領域12bにまで達するP型ウェル領域 18bを形成する。更に、加速電圧150~720ke V、ドーズ量1×10¹²~5×10¹⁸ cm⁻²の条 件によるP(Phosphorus;リン)イオン注入を複数回行 い、縦型NPNバイポーラトランジスタ形成領域のN型 コレクタ層14a表面に、N⁺ 型コレクタ埋め込み層1 2 a に達するN型プラグイン領域20 a を形成すると共 に、CMOSトランジスタ形成領域のうちのPMOSト ランジスタ形成領域のP型ウェル領域18b表面に、N 型ウェル領域20bを形成する。

[0034]次いで、露出しているN型コレクタ層14 a並びにN型ウェル領域20b及びP型ウェル領域18 b等の表面を温度800~900℃により熱酸化して、 厚さ7~10nmの熱酸化膜(図示せず)を形成した 後、基体全面にN型不純物を高濃度にドーピングした多 結晶Si層及びWSi層を順に形成し、これらWSi層 及び多結晶Si層を、リソグラフィ技術により形成した

レジストバターンを用いて選択的にエッチングし、PM OSトランジスタ形成領域及びNMOSトランジスタ形 成領域にゲート電極22p、22nをそれぞれ形成す る。ことで、PMOSトランジスタ形成領域のゲート電 極22pとN型ウェル領域20bとに挟まれた熱酸化膜 及びNMOSトランジスタ形成領域のゲート電極22n とP型ウェル領域18bとに挟まれた熱酸化膜はそれぞ れゲート酸化膜となる。

【0035】続いて、リソグラフィ技術により形成した レジストパターン及びゲート電極22pをマスクとし て、PMOSトランジスタ形成領域のゲート電極22p を挟むN型ウェル領域20b表面にドーズ量1×10 12~5×10¹³ cm⁻² の条件によるB(ボロン) 又はBF2 のイオン注入を行って、P型LDD領域2 4 pを形成する。同様に、リソグラフィ技術により形成 したレジストパターン及びゲート電極22nをマスクと して、NMOSトランジスタ形成領域のゲート電極22 nを挟むP型ウェル領域18b表面にドーズ量1×10 12~5×10¹0cm²の条件によるP(リン) イオン注入を行って、N型LDD領域24nを形成す る。その後、CVD法を用いて、基体全面に厚さ100 ~200nmの第1のSiO2 膜26を形成する。な お、この第1のSiOz 膜26は、後にゲート電極2 2p、22n側壁のLDDサイドウォールスペーサ形成 用に用いられるものである。

【0036】続いて、リソグラフィ技術により形成した レジストバターンを用い、縦型NPNバイポーラトラン ジスタ形成領域のN型コレクタ層14a上の第1のSi O₂ 膜26を選択的にドライ(Dry)エッチングして、 N型コレクタ層14aを露出する開口部を形成する。続 30 いて、エピタキシャル成長法を用いて、基体全面に例え ばB (ポロン) をドーピング (Doping) したSiやSi GeからなるP型エピタキシャル層を形成する。このと き、開口部内に露出するN型コレクタ層14a上には単 結晶層が形成され、第1のSiO2 膜26上には多結 晶層が形成される。そして、リソグラフィ技術により形 成したレジストバターンを用いて、P型エピタキシャル 層を選択的にエッチングし、縦型NPNバイポーラトラ ンジスタ形成領域のN型コレクタ層14a上の単結晶の P型真性ベース層28a及びこれに連なる多結晶のP型 40 外部ベース層28bからなるP型エピタキシャル・ベー ス層28を形成する。

【0037】次いで、図3に示されるように、CVD法 を用いて、基体全面に厚さ150~200mmの第2の Si〇2 膜30を形成する。なお、この第2のSi〇 2 膜30は、後に形成するエミッタ取り出し電極とP 型エピタキシャル・ベース層28とを絶縁分離する機能 を果たすためのものであり、またゲート電極22p、2 2n側壁のLDDサイドウォールスペーサ形成用に用い られるものである。続いて、リソグラフィ技術により形 50 領域18b表面にN型高濃度不純物領域を形成して、C

成したレジストパターンを用いて、第2のSiO2 膜 30を選択的にドライエッチングし、P型エピタキシャ ル・ベース層28のP型真性ベース層28aを露出する 開口部32を形成する。

【0038】次いで、図4に示されるように、CVD法 を用いて、基体全面に厚さ300~500mmの第3の SiO₂ 膜を形成した後、RIE (Reactive Ion Etch ing: 反応性イオンエッチング) 法を用いた異方性エッ チングにより、この第3のSiО₂ 膜を全面的にエッ チバックする。とうして、開口部32における第2のS iO。 膜30側壁に第3のSiO。 膜からなるサイド ウォールスペーサ34を形成する。

【0039】次いで、図5に示されるように、基体全面 に、厚さ100~150nmの多結晶Si層を形成した 後、加速電圧30~70keV、ドーズ量1×10¹⁵ ~1×10' cm-2 の条件によるAs (Arsenic; 砒素)イオン注入を行う。なお、この多結晶Si層のう ち、サイドウォールスペーサ34が形成されている開口 部32を介してP型エピタキシャル・ベース層28のP 20 型真性ベース層28aに接続している部分はエミッタ取 り出し電極36aとなるものである。続いて、温度10 00~1100℃、時間5~30秒のアニール処理を行 い、多結晶Si層中のAsイオンを活性化して導電化す ると共に、この多結晶Si層からP型エピタキシャル・ ベース層28のP型真性ベース層28a表面にAsを拡 散させ、N型エミッタ層38aを形成する。

【0040】続いて、導電化した多結晶Si層上に絶縁 膜40を形成した後、リソグラフィ技術により形成した レジストパターンを用いて、これら絶縁膜40及び多結 晶Si層を選択的にドライエッチングし、この導電化し た多結晶Si層からなるエミッタ取り出し電極36aを 形成する。なお、とのエミッタ取り出し電極36a上の 絶縁膜40は、後にP型外部ベース層28bにP型不純 物イオンを注入する際に、このP型不純物イオンがエミ ッタ取り出し電極36 aに注入されないようにするマス クとして機能するものである。続いて、RIE法を用い て、第2及び第1のSiO2 膜30、26を異方性エ ッチングし、これら第2及び第1のSiO2 膜30、 26からなるLDDサイドウォールスペーサ42をゲー ト電極22p、22n側壁に形成する。

【0041】その後、リソグラフィ技術により形成した レジストバターン並びにゲート電極22n及びその側壁 のLDDサイドウォールスペーサ42をマスクとして、 加速電圧25~40keV、ドーズ量2×10¹⁵~7 ×10¹⁵ cm⁻² の条件によるAs イオン注入を行 い、縦型NPNバイポーラトランジスタ形成領域のN型 プラグイン領域20a表面により髙濃度のN型コレクタ 取り出し領域44aを形成すると共に、NMOSトラン ジスタ形成領域のN型LDD領域24n及びP型ウェル

のN型高濃度不純物領域及びN型LDD領域24nから なるLDD構造のN型ソース領域46Sn及びN型ドレ イン領域46Dnを形成する。

15

【0042】同様にして、所定のレジストパターン並び にゲート電極22p及びその側壁のLDDサイドウォー ルスペーサ42をマスクとして、加速電圧25~40k eV、ドーズ量1×10¹⁵~5×10¹⁵ cm⁻²の 条件によるBF2 イオン注入を行い、縦型NPNバイ ポーラトランジスタ形成領域のP型エピタキシャル・ベ ース層28のP型外部ベース層28bの不純物濃度を高 10 めると共に、PMOSトランジスタ形成領域のP型LD D領域24p及びN型ウェル領域20b表面にP型髙濃 度不純物領域を形成して、このP型高濃度不純物領域及 びP型LDD領域24pからなるLDD構造のP型ソー ス領域465p及びP型ドレイン領域46Dpを形成す

【0043】次いで、図6に示されるように、CVD法 を用いて、基体全面にオーバーコート膜48を形成した 後、リソグラフィ技術により形成したレジストパターン を用いて、オーバーコート膜48及び絶縁膜40を選択 20 的にドライエッチングし、エミッタ取り出し電極36 a、P型エピタキシャル・ベース層28のP型外部ベー ス層28b、N型コレクタ取り出し領域44a、P型ソ ース領域46Sp、P型ドレイン領域46Dp、N型ソ ース領域46Sn、及びN型ドレイン領域46Dnを露 出するコンタクトホールをそれぞれ形成する。

【0044】そして、基体全面にA1膜を形成した後、 このA1膜を所定の形状にパターニングして、縦型NP Nバイポーラトランジスタ形成領域のエミッタ取り出し 電極36a、P型エピタキシャル・ベース層28のP型 30 外部ベース層28b、及びN型コレクタ取り出し領域4 4 a にそれぞれ接続するエミッタ電極50Ea、ベース 電極50Ba、コレクタ電極50Caを形成して、エビ タキシャル・ベース構造の縦型NPNバイボーラトラン ジスタ52aを作製すると共に、PMOSトランジスタ 形成領域のP型ソース領域46Sp及びP型ドレイン領 域46Dpにそれぞれ接続するソース電極50Sp及び ドレイン電極50Dp、並びにNMOSトランジスタ形 成領域のN型ソース領域46Sn及びN型ドレイン領域 46 Dn にそれぞれ接続するソース電極50 Sn 及びド レイン電極50Dnを形成して、PMOSトランジスタ 52p及びNMOSトランジスタ52nからなるCMO Sトランジスタ52bを作製する。

【0045】とうして、図1に示されるようなP型(1 00) S i 基板 1 0 上に、エピタキシャル・ベース構造 の縦型NPNパイポーラトランジスタ52 a とLDD樽 造のCMOSトランジスタ52bとが混載されている半 導体装置を完成させる。

【0046】(第2の実施形態)図7は本発明の第2の 実施形態に係るエピタキシャル・ベース構造の縦型NP

Nバイポーラトランジスタ(以下、適時「第1の縦型N PNバイポーラトランジスタ」という) とコンベンショ ナルなベース構造の縦型NPNバイポーラトランジスタ (以下、適時「第1の縦型NPNバイボーラトランジス タ」という)とが同一の半導体基板上に混載されている 半導体装置を示す概略断面図である。なお、との図7に 示される第1の縦型NPNバイポーラトランジスタは上 記第1の実施形態の図1に示されるエピタキシャル・ベ ース構造の縦型NPNバイボーラトランジスタと同一の 構造をなしているため、共通する構成要素には同一の符 号を付して説明を省略する。

16

【0047】図7に示されるように、エピタキシャル・ ベース構造の第1の縦型NPNバイポーラトランジスタ 52aとコンベンショナルなベース構造の第2の縦型N PNバイボーラトランジスタ52cとが同一のP型(1 00) Si基板10上に混載されている。

【0048】そして、第1の縦型NPNパイポーラトラ ンジスタ52aは、上記第1の実施形態の図1に示され るエピタキシャル・ベース構造の縦型NPNバイポーラ トランジスタと同一の構造をなしている。このため、上 記第1の実施形態の場合と同様に、そのP型エピタキシ ャル・ベース層28のP型真性ベース層28a上に第2 のSiO₂ 膜30が形成され、この第2のSiO₂ 膜 30 に設けられた開口部の側壁にSiOz 膜からなる サイドウォールスペーサ34が形成され、とのサイドウ ォールスペーサ34が形成された開口部に対応して、P 型真性ベース層28a表面にN型エミッタ層38aが形 成されている。即ち、このN型エミッタ層38aの大き さはサイドウォールスペーサ34が形成されている開口 部の大きさに規定されている。

【0049】このように構成される第1の縦型NPNバ イポーラトランジスタ52aに対して、第2の縦型NP Nバイポーラトランジスタ52cも、ベース構造を除い て、基本的には同様の構造をなしている。即ち、第1の 縦型NPNバイポーラトランジスタ52aのP型エピタ キシャル・ベース層28のP型真性ベース層28a及び P型外部ベース層28bの代わりに、N型コレクタ層1 4 c表面にB(ボロン)又はBF。 のイオン注入によ り形成したP型イオン注入ベース領域25及びBF2 イオン注入により形成した高濃度のP型外部ベース領域 45が設けられている。

【0050】但し、P型イオン注入ベース領域25上に は第2のSiO₂ 膜30が形成され、この第2のSi O2 膜30に設けられた開口部の側壁にはSiO2 膜 からなるサイドウォールスペーサ34が形成され、との サイドウォールスペーサ34が形成された開口部に対応 して、P型イオン注入ベース領域25表面にN型エミッ タ層38cが形成され、このN型エミッタ層38cの大 きさはサイドウォールスペーサ34が形成されている開 50 口部の大きさに規定されている点は、第1の縦型NPN

部を形成する。

バイボーラトランジスタ52aと基本的に同様である。 【0051】なお、第1の縦型NPNバイボーラトランジスタ52aと第2の縦型NPNバイボーラトランジスタ52cとは、素子分離領域に形成されたフィールド酸化膜16及びとのフィールド酸化膜16下に形成されP型(100)Si基板10に達するP型ウェル18によって絶縁分離されている。

【0052】次に、図7に示すエビタキシャル・ベース 構造の第1の縦型NPNパイポーラトランジスタ52 a とコンベンショナルなベース構造の第2の縦型NPNパ 10 イポーラトランジスタ52cとが同一のP型(100) Si基板10上に混載されている半導体装置の製造方法 を説明する。

【0053】先ず、P型(100)Si基板10表面の第1及び第2の縦型NPNバイボーラトランジスタ形成領域に、Sb2Osを用いた温度1200℃におけるSbの気相拡散によって、N*型コレクタ埋め込み層12a、12cをそれぞれ形成する。その後、エピタキシャル成長法を用いて、基体全面に比抵抗1~5Ω・cm、厚さ0.5~1.5μmのN型エピタキシャル層を形成20する。なお、これ以降、第1の縦型NPNバイボーラトランジスタ形成領域のN型エピタキシャル層をN型コレクタ層14aと呼び、第1の縦型NPNバイボーラトランジスタ形成領域のN型エピタキシャル層をN型コレクタ層14cと呼ぶことにする。

【0054】続いて、LOCOS法により、N型エピタキシャル層表面の選択酸化を行う。即ち、基体全面を熱酸化して、厚さ50nmのSiO。 膜(図示せず)を形成した後、CVD法により、厚さ100nmのSi。 N。 膜(図示せず)を形成する。そして、これらS 30i。 N。 膜及びSiO2 膜を選択的にエッチング除去して所定の開口パターンを形成した後、このSi。 N4 膜をマスクとして、温度1000~1050℃のスチーム酸化により、素子分離領域のN型エピタキシャル層表面に厚さ300~800nmのフィールド酸化膜16を形成する。

【0055】続いて、Si。 N。膜を除去した後、加速電圧100~720keV、ドーズ量1×10¹²~5×10¹⁸cm²の条件によるB(ボロン)イオン注入を複数回行い、素子分離領域のフィールド酸化膜16下にP型(100)Si基板10にまで達するP型ウェル領域18を形成する。更に、加速電圧150~720keV、ドーズ量1×10¹²~5×10¹³cm²の条件によるP(リン)イオン注入を複数回行い、N型コレクタ層14a、14c表面の所定の領域にN⁴型コレクタ埋め込み層12a、12cに達するN型プラグイン領域20a、20cをそれぞれ形成する。

[0056]次いで、露出しているN型コレクタ層14 a、14c等の表面を温度800~900℃により熱酸 化して、厚さ7~10nmの熱酸化膜(図示せず)を形 50

成した後、リソグラフィ技術により形成したレジストバターンを用いて、N型コレクタ層14c表面にドーズ量1×10¹²~5×10¹⁸cm²の条件によるB(ボロン)又はBF2のイオン注入を行って、P型イオン注入ベース領域25を形成する。その後、CVD法を用いて、基体全面に厚さ100~200nmの第1のSiO2膜26を形成する。続いて、リソグラフィ技術により形成したレジストバターンを用いて、第1の縦型NPNバイボーラトランジスタ形成領域のN型コレクタ層14a上の第1のSiO2 膜26を選択的にドライエッチングし、N型コレクタ層14aを露出する開口

【0057】次いで、エピタキシャル成長法を用いて、基体全面に例えばB(ボロン)をドーピングしたSiやSiGeからなるP型エピタキシャル層を形成する。このとき、開口部内に露出するN型コレクタ層14a上には単結晶層が形成され、第1のSiО₂ 膜26上には多結晶層が形成される。続いて、リソグラフィ技術により形成したレジストパターンを用いて、P型エピタキシャル層を選択的にエッチングし、第1の縦型NPNパイポーラトランジスタ形成領域のN型コレクタ層14a上の単結晶のP型真性ベース層28a及びこれに連なる多結晶のP型外部ベース層28bからなるP型エピタキシャル・ベース層28を形成する。

【0058】次いで、CVD法を用いて、基体全面に厚さ150~200nmの第2のSiO2 膜30を形成する。続いて、リソグラフィ技術により形成したレジストパターンを用いて、第2及び第1のSiO2 膜30、26を選択的にドライエッチングして、P型エピタキシャル・ベース層28のP型真性ベース層28a及びP型イオン注入ベース領域25を露出する第1及び第2の開口部を形成する。

【0059】次いで、CVD法を用いて、基体全面に厚さ300~500nmの第3のSiO2 膜を形成した後、RIE法を用いた異方性エッチングにより、この第3のSiO2 膜を全面的にエッチバックする。こうして、第1の開口部における第2のSiO2 膜30側壁並びに第2の開口部における第1及び第2のSiO2 膜26、30側壁に、第3のSiO2 膜からなるサイドウォールスペーサ34をそれぞれ形成する。

【0060】次いで、基体全面に、厚さ100~150 nmの多結晶Si層を形成した後、加速電圧30~70 keV、ドーズ量1×10¹⁵~1×10¹⁶cm²の条件によるAsイオン注入を行う。なお、この多結晶Si層のうち、第1及び第2の開口部を介してP型真性ベース層28a及びP型イオン注入ベース領域25に接続している部分は、それぞれエミッタ取り出し電極36a、36cとなるものである。続いて、温度1000~1100℃、時間5~30秒のアニール処理を行い、多結晶Si層中のAsイオンを活性化して導電化すると共

に、この多結晶Si層からP型エピタキシャル・ベース 層28のP型真性ベース層28a表面及びP型イオン注 入ベース領域25表面にAsを拡散させ、N型エミッタ

層38a、38cをそれぞれ形成する。

【0061】続いて、導電化した多結晶Si層上に絶縁 膜40を形成した後、リソグラフィ技術により形成した レジストパターンを用いて、これら絶縁膜40及び多結 晶Si層を選択的にドライエッチングし、との導電化し た多結晶Si層からなる前述したエミッタ取り出し電極 36a、36cを形成する。なお、これらエミッタ取り 出し電極36a、36c上の絶縁膜40は、後にP型エ ビタキシャル・ベース層28のP型外部ベース層28 b 及びP型イオン注入ベース領域25の外部ベースとなる 部分にP型不純物イオンを注入する際に、とのP型不純 物イオンがエミッタ取り出し電極36a、36cに注入 されないようにするマスクとして機能するものである。 【0062】その後、第2及び第1のSiO。 膜3 0、26を異方性エッチングする。そして、リソグラフ ィ技術により形成したレジストパターンをマスクとし て、加速電圧25~40keV、ドーズ量2×10¹⁵ ~7×10^{1 5} cm⁻² の条件によるAs イオン注入を 行い、N型プラグイン領域20a、20c表面にN型コ レクタ取り出し領域44a、44cを形成する。また、 同様に、リソグラフィ技術により形成したレジストパタ ーンをマスクとして、P型エピタキシャル・ベース層2 8のP型外部ベース層28b及びP型イオン注入ベース 領域25の外部ベースとなる部分に、加速電圧25〜4

こうして、P型外部ベース層28bの不純物濃度を高くすると共に、P型イオン注入ベース領域25に接続する高濃度のP型外部ベース領域45を形成する。
【0063】次いで、CVD法を用いて、基体全面にオーバーコート膜48を形成した後、リソグラフィ技術により形成したレジストバターンを用いて、オーバーコート膜48及び絶縁膜40を選択的にドライエッチングして、エミッタ取り出し電極36a、36c、P型外部ベース層28b、P型外部ベース領域45、及びN型コレ

0 k e V、ドーズ量2×10¹⁵~5×10¹⁵ c m

- ² の条件によるBF。 イオン注入を行い、更にアニ

ール処理を行って注入した不純物イオンを活性化する。

クタ取り出し領域44a、44cを露出するコンタクト ホールを形成する。

【0064】そして、基体全面にA1膜を形成した後、このA1膜を所定の形状にパターニングして、第1の縦型NPNバイポーラトランジスタ形成領域のエミッタ取り出し電極36a、P型エピタキシャル・ベース層28のP型外部ベース層28b、及びN型コレクタ取り出し領域44aにそれぞれ接続するエミッタ電極50Ea、ベース電極50Ba、及びコレクタ電極50Caを形成すると共に、第2の縦型NPNバイポーラトランジスタ形成領域のエミッタ取り出し電極36c、P型外部ベー

ス領域45、及びN型コレクタ取り出し領域44ckそれぞれ接続するエミッタ電極50Ec、ベース電極50 Bc、及びコレクタ電極50Ccを形成する。

【0065】こうして、図7に示されるようなP型(100)Si基板10上に、エピタキシャル・ベース構造の第1の縦型NPNバイポーラトランジスタ52aとコンベンショナルなベース構造の第2の縦型NPNバイポーラトランジスタ52cとが混載されている半導体装置を完成させる。

【0066】なお、上記第1の実施形態においては、P 型(100)Si基板10上に、エピタキシャル・ベー ス構造の縦型NPNバイポーラトランジスタ52aとL DD構造のCMOSトランジスタ52bとが混載されて いる半導体装置について、上記第2の実施形態において は、エピタキシャル・ベース構造の第1の縦型NPNバ イポーラトランジスタ52aとコンベンショナルなベー ス構造の第2の縦型NPNバイポーラトランジスタ52 cとが混載されている半導体装置についてそれぞれ説明 しているが、当然に、第1及び第2の実施形態を組み合 わせることにより、P型(100)Si基板10上にエ ピタキシャル・ベース構造の縦型NPNバイポーラトラ ンジスタ52aとLDD構造のCMOSトランジスタ5 2bとコンベンショナルなベース構造の縦型NPNバイ ポーラトランジスタ52cとが混載されている半導体装 置についても、本発明を適用することが可能なことは言 うまでもない。従って、本発明はBiCMOS集積回路 の作製に広く適用することができる。

[0067]

【発明の効果】以上、詳細に説明した通り、本発明に係 る半導体装置及びその製造方法によれば、次のような効 果を奏することができる。即ち、請求項1に係る半導体 装置によれば、エピタキシャル・ベース層を有する縦型 バイポーラトランジスタと電界効果トランジスタとが同 一の半導体基板上に混載された半導体装置において、エ ビタキシャル・ベース層上の絶縁膜に設けられた開口部 の側壁にサイドウォールスペーサが形成されていること により、このサイドウォールスペーサが形成された開口 部の大きさは通常のリソグラフィ法を用いた開口部形成 技術の限界を超えて小さくなることが可能になるため、 このサイドウォールスペーサが形成された開口部を介し て、エピタキシャル・ベース層表面に形成されたエミッ タ領域とエミッタ取り出し電極とが接続されている場 合、このエミッタ領域を通常の場合以上に微細化するこ とが可能になる。従って、とのエミッタ領域の微細化に 伴い、エピタキシャル・ベース層も微細化され、そのベ ース抵抗を低減することが可能になることから、同一の 半導体基板上に電界効果トランジスタと混載されたエピ タキシャル・ベース構造の縦型パイポーラトランジスタ の高周波特性を向上させた高性能、高信頼性の半導体装 置を実現することができる。 50

【0068】また、請求項2に係る半導体装置によれ は、エピタキシャル・ベース層を有する縦型パイポーラ トランジスタとイオン注入ベース領域を有する縦型パイ ボーラトランジスタが同一の半導体基板上に混載された 半導体装置において、そのエピタキシャル・ベース層を 有するエピタキシャル・ベース構造の縦型バイポーラト ランジスタが、上記請求項1の場合と同様な構造をなし ていることにより、エミッタ領域の微細化に伴いエピタ キシャル・ベース層も微細化されてそのベース抵抗を低 減することが可能になるため、同一の半導体基板上にイ オン注入ベース領域を有するコンベンショナルなベース 構造の縦型バイボーラトランジスタと混載されたエピタ キシャル・ベース構造の縦型バイポーラトランジスタの 高周波特性を向上させた高性能、高信頼性の半導体装置 を実現することができる。

【0069】また、請求項3に係る半導体装置によれ ば、上記請求項2に係る半導体装置において、そのイオ ン注入ベース領域上に形成された絶縁膜に開口部が設け られ、との開口部における絶縁膜側壁にサイドウォール スペーサが形成され、このサイドウォールスペーサが形 20 成された開口部を介して、イオン注入ベース領域表面に 形成されたエミッタ領域とエミッタ取り出し電極とが接 続されていることにより、エピタキシャル・ベース構造 の縦型バイポーラトランジスタのみならず、コンベンシ ョナルなベース構造の縦型バイポーラトランジスタにお いても、エミッタ領域の微細化に伴いイオン注入ベース 領域が微細化されてそのベース抵抗を低減することが可 能になるため、更に髙周波特性を向上させた髙性能、髙 信頼性の半導体装置を実現することができる。

【0070】また、請求項4に係る半導体装置の製造方 30 法によれば、エピタキシャル・ベース層を有する縦型バ イポーラトランジスタとLDD構造の電界効果トランジ スタとが同一の半導体基板上に混載された半導体装置の 製造方法において、エビタキシャル・ベース層を形成し た後、基体全面に形成した第2の絶縁膜を選択的にエッ チング除去して、エミッタ形成予定領域を開口する開口 部を形成し、更に基体全面に形成した第3の絶縁膜を異 方性エッチングして、開口部における第2の絶縁膜側壁 に第3の絶縁膜からなるサイドウォールスペーサを形成 することにより、このサイドウォールスペーサが形成さ れた開口部の大きさは通常のリソグラフィ法を用いた開 口部形成技術の限界を超えて小さくなることが可能にな るため、サイドウォールスペーサが形成された開口部内 に露出したエピタキシャル・ベース層の単結晶層上にエ ミッタ取り出し電極を形成した後、このエミッタ取り出 し電極から所定の不純物を拡散して、エピタキシャル・ ベース層の単結晶層表面にエミッタ領域を形成すると、 このエミッタ領域を通常の場合以上に微細化することが 可能になる。従って、とのエミッタ領域の微細化に伴 い、エピタキシャル・ベース層も微細化され、そのベー

ス抵抗を低減することが可能になることから、同一の半 導体基板上にLDD構造の電界効果トランジスタと混載 されたエピタキシャル・ベース構造の縦型パイポーラト ランジスタの髙周波特性を向上させた髙性能、髙信頼性 の半導体装置を簡便に作製することができる。

【0071】しかも、その縦型バイポーラトランジスタ の製造プロセスにおいて、エピタキシャル・ベース層の 単結晶層領域を確定する開口部の形成に不可欠な第1の 絶縁膜及びエピタキシャル・ベース層表面に形成するエ ミッタ領域の確定やエピタキシャル・ベース層とエミッ タ取り出し電極との絶縁分離に不可欠な第2の絶縁膜 が、電界効果トランジスタのLDD構造のソース・ドレ イン領域を形成するために必要なゲート電極側壁のサイ ドウォールスペーサの形成に使用されるため、工程数の 増加を抑制して、その製造コストの増大を防止すること

【0072】また、請求項5に係る半導体装置の製造方 法によれば、上記請求項4に係る半導体装置の製造方法 において、ウェル領域表面に所定の不純物を添加して高 濃度不純物領域を形成する際に、同時的に、コレクタ領 域表面の所定の領域に所定の不純物を添加してコレクタ 取り出し領域を形成し、或いはまたエピタキシャル・ベ ース層の多結晶層表面に前記所定の不純物を添加して外 部ベース領域を形成することにより、エピタキシャル・ ベース構造の縦型バイポーラトランジスタにおけるコレ クタ取り出し領域の形成工程、又はエピタキシャル・ベ ース層の外部ベース領域の形成工程が、電界効果トラン ジスタにおけるLDD構造の髙濃度不純物領域の形成工 程と共有化されるため、更に工程数の増加を抑制して、 その製造コストの増大を防止することができる。

【0073】また、請求項6に係る半導体装置の製造方 法によれば、エピタキシャル・ベース層を有する第1の 縦型バイボーラトランジスタとイオン注入ベース領域を 有する第2の縦型バイポーラトランジスタが同一の半導 体基板上に混載された半導体装置の製造方法において、 イオン注入ベース領域及びエピタキシャル・ベース層を それぞれ形成した後、基体全面に形成した第2及び第1 の絶縁膜を選択的にエッチング除去して、第1及び第2 のエミッタ形成予定領域を開口する第1及び第2の開口 部を形成し、更に基体全面に形成した第3の絶縁膜を異² 方性エッチングして、第1の開口部における第2の絶縁 膜側壁並びに第2の開口部における第1及び第2の絶縁 膜側壁に第3の絶縁膜からなる第1及び第2のサイドウ ォールスペーサをそれぞれ形成することにより、これら 第1及び第2のサイドウォールスペーサが形成された第 1及び第2の開口部の大きさを通常のリソグラフィ法を 用いた開口部形成技術の限界を超えて小さくすることが 可能になるため、第1及び第2のサイドウォールスペー サが形成された第1及び第2の開口部内に露出したエピ 50 タキシャル・ベース層の単結晶層及びイオン注入ベース

領域上に、第1及び第2のエミッタ取り出し電極を形成 した後、これら第1及び第2のエミッタ取り出し電極か ら所定の不純物を拡散して、エピタキシャル・ベース層 の単結晶層及びイオン注入ベース領域の表面に第1及び

23

第2のエミッタ領域を形成すると、これら第1及び第2 のエミッタ領域を通常の場合以上に微細化することが可 能になる。従って、これら第1及び第2のエミッタ領域 の微細化に伴い、エピタキシャル・ベース層及びイオン 注入ベース領域も微細化され、そのベース抵抗を低減す ることが可能になることから、同一の半導体基板上に混 10 載されたエピタキシャル・ベース構造の縦型バイポーラ

トランジスタ及びコンベンショナルなベース構造の縦型

バイポーラトランジスタの高周波特性を向上させた高性

能、髙信頼性の半導体装置を作製することができる。 【0074】しかも、エピタキシャル・ベース構造の縦 型パイポーラトランジスタ及びコンベンショナルなべー ス構造の縦型パイポーラトランジスタの製造プロセスに おいて、エピタキシャル・ベース層を形成する工程及び イオン注入ベース領域を形成する工程を除けば、殆どの を抑制して、その製造コストの増大を防止することがで きる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係るエピタキシャル ・ベース構造の縦型NPNバイポーラトランジスタとし D D 構造のCMOSトランジスタとが同一の半導体基板 上に混載されている半導体装置を示す概略断面図であ る。

【図2】図1に示す半導体装置の製造方法を説明するた めの工程断面図 (その1)である。

【図3】図1に示す半導体装置の製造方法を説明するた めの工程断面図 (その2)である。

【図4】図1に示す半導体装置の製造方法を説明するた めの工程断面図 (その3)である。

【図5】図1に示す半導体装置の製造方法を説明するた * めの工程断面図 (その4)である。


*【図6】図1に示す半導体装置の製造方法を説明するた めの工程断面図 (その5)である。

【図7】本発明の第2の実施形態に係るエピタキシャル ·ベース構造の縦型NPNバイポーラトランジスタとコ ンベンショナルなベース構造の縦型NPNバイボーラト ランジスタとが同一の半導体基板上に混載されている半 **遺体装置を示す概略断面図である。**


【符号の説明】

10……P型(100)Si基板、12a、12c…… N⁺ 型コレクタ埋め込み層、12b……N⁺ 型埋め込み 層、14……N型エピタキシャル層、14a、14c… …N型コレクタ層、16……フィールド酸化膜、18、 18b……P型ウェル領域、20a、20c……N型プ ラグイン領域、20b……N型ウェル領域、22p、2 2 n ……ゲート電極、24 p …… P型LDD領域、24 n……N型LDD領域、26……第1のSiO₂ 膜、 28……P型エピタキシャル・ベース層、28a……P 型真性ベース層、28b……P型外部ベース層、30… …第2のSiO2 膜、32……開口部、34……サイ 工程を共有化することが可能であるため、工程数の増加 20 ドウォールスペーサ、36a、36c……エミッタ取り 出し電極、38a、38c……N型エミッタ層、40… …絶縁膜、42……LDDサイドウォールスペーサ、4 4 a 、4 4 c……N型コレクタ取り出し領域、4 6 S p P型ソース領域、46Dp……P型ドレイン領域、 46Sn……N型ソース領域、46Dn……N型ドレイ ン領域、48……オーバーコート膜、50Ea、50E c……エミッタ電極、50Ba、50Bc……ベース電 極、50Ca、50Cc……コレクタ電極、50Sp、 50Sn……ソース電極、50Dp、50Dn……ドレ イン電極、52p……PMOSトランジスタ、52n… 30 …NMOSトランジスタ、52a……エピタキシャル・ ベース構造の縦型NPNバイポーラトランジスタ、52 b……LDD構造のCMOSトランジスタ、52c…… コンベンショナルなベース構造の縦型NPNバイポーラ トランジスタ。


【図2】




【図1】




【図3】




[図4]




【図5】



【図6】



[図7]



フロントページの続き

(72)発明者 三輪 浩之

東京都品川区北品川6丁目7番35号 ソニ

~株式会社内

Fターム(参考) 5F003 BA97 BB07 BB08 BC08 BE07

BE08 BF06 BF90 BH93 BJ15

BM01 BP06 BP21 BP34 BP93

BS06 BS08

5F048 AC05 BA02 BB06 BB08 BB12

BC06 BE02 BE03 BF02 BG12

CA03 CA05 CA07 CA09 CA14

CA15 DA25

5F082 AA11 BA04 BA26 BA28 BA31

BA36 BC01 BC09 EA03 EA04

EA15 EA22 EA25

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:				
☐ BLACK BORDERS				
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES				
☐ FADED TEXT OR DRAWING				
BLURRED OR ILLEGIBLE TEXT OR DRAWING				
☐ SKEWED/SLANTED IMAGES				
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS				
☐ GRAY SCALE DOCUMENTS				
☐ LINES OR MARKS ON ORIGINAL DOCUMENT				
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY				
·				

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.